PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-112345

(43)Date of publication of application: 30.05.1986

(51)Int.CI.

H01L 21/78

(21)Application number: 59-233330

(71)Applicant : TOSHIBA CORP

(E)

(22)Date of filing:

07.11.1984

(72)Inventor: KIMURA TAKASHI


KATO TOSHIHIRO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57)Abstract:


PURPOSE: To prevent the cracking of a wafer by forming a groove in predetermined depth to an element forming surface prior to the back removing processing of the semiconductor wafer, sticking a first single-side adhesive sheet in a desired manner and reinforcing the wafer.


CONSTITUTION: Grooves 1a are cut crosswise to an element forming surface in a semiconductor wafer 1, to which elements are shaped completely, to a cell shape, and the wafer is brought to the state of a half-cut. A single-side adhesive sheet 2 is stuck onto the element forming surface in the semiconductor wafer 1. The back of the wafer 1 is ground extending over the whole surface by a diamond wheel 3, etc., and a second single-side adhesive sheet 5 is stuck onto the lower surface of an adhesive layer 4 for die bonding while the first single-side adhesive sheet 2 on the upper surface side is peeled. The single-side adhesive sheet 5 is heated in the direction of the arrow (f) and extended, and the grooves











1a among each chip 1A, 1B,...1E are widened, thus easily picking up the chips in the next die bonding process.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

19日本国特許庁(JP)

⑩特許出願公開

砂公開特許公報(A)

昭61-112345

@Int.CI.⁴

識別記号

厅内整理番号

砂公開 昭和61年(1986)5月30日

H 01 L 21/78

A-7376-5F

審査請求 有 発明の数 1 (全4頁)

❷発明の名称 半導体装置の製造方法

> ②特 願 昭59-233330 田田 願 昭59(1984)11月7日

の発 明 者 明 者 俊 博 川崎市幸区小向東芝町1 株式会社東芝多摩川工場内

川崎市幸区小向東芝町1 株式会社東芝多摩川工場内

株式会社東芝 川崎市幸区堀川町72番地 弁理士 諸田 英二

20代 理 人

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 半導体ウェハを各チップ笛にダイシングす る工程として、素子形成様の半導体ウェハの 表面に格子状の頃を所定のほさまで形成する 工程と、所望により慈興の形成的又は形成後 に該表面の全面を第一の片面粘着シートなど で補強する工程と、該隣の形成後又は該表面 の基強技に該半導体ウェハの裏面全面を鉄溝 の底に達し又は達しない厚さだけ削除する工 程と、該半導体ウエハの裏面側に第二の片面 粘着シートを貼着するとともに表節一の片面 桁巻シートなどの補強材を該半導体基板の表 面から除去する工程とも含む半導体装置の製
- 2 所定の厚さだけ書面を開除した後の該半導 体ウェハの宮面と該第二の片面站着シートと の間に、ダイボンディング時完全硬化するよ

うに半硬化状態のダイボンド用接着周を形成 する工程を、さらに含む特許請求の範囲第1 項記載の半導体装置の製造方法。

- 所定の厚さだけ裏面を削除した後の数半導 体ウエハの護面と、該第二の片面お着シート との国又は数ダイボンド用接着層を設けたと きは数ダイボンド用接着圏との間に、会区研 段を形成する工程を、さらに含む特許請求の 範囲第1項又は第2項記載の半週体装置の製 造方法。
- 3 . 発明の詳細な説明

[発明の技術分野]

この発明は半導体装置の製造方法に関し、特に、 ダイシングからダイボンディングに至る工程にお いて半切体ウェハの気傷を効果的に防止すること ができるとともに前記工程において高い多型りを 実現できる新規な製造方法に関するものである。

(発明の技術的背景)

平導体装置の製造工程は、よく知られているよ うに、半導体ウェハに素子を形成するための素子

特開昭61-112345(2)

形成工程(いわゆるウェハ工程)と、素子形成権 了使の半導体ウェハを供目状に切断分割して母られた多数の半導体チップをフレームやケースに実 装するための実装工程とから構成される。

【背景技術の問題点】

があった。 しかも、現用のチャフよりも前内のチャフをリードフレーム上にはずいためチャフ接着すると、チャフアを数面にはであいたがチャフを数略をしては汚染を取り、そって知路をしている。 チがペーストによって知路をしては汚染を取りたまったが、カーストによって知路をしては汚染を取ります。 まうなれがあり、そって前記のことを提来のチャアはも方法を弱のチャフで、適用した場合、半導体を取りや信頼性が大幅に低下する恐れ

[発明の目的]

 受来、使用する半導体ウェハが強度の高所型のおりまつと、であって良つチャブの所強のの所型の対象が比較的厚かったため、前記のごとさな来の分割方法によっても半導体ウェハに監督や好ったが発生することは比較的少なかったが発生することは比較的少なかったに発来ない。 シリコンよりも最高なGaAsウェハを前所に発来ります。 方法で処理すると、切断予定線以外の場所に発来である。 でであると、切断を発生したすいため、過度上回距となって

[発明の概要]

この発明の最も好適な方法においては、紫子形 成後のウェハ装面にダイアモンドプレードなどに よってダイシング腺に沿って所定の深さまで説切 りをした後、ウェハ強度をおぎなう必要があれば 第一の片面粘着シートを貼着して、味ウェハの概 面を研削もしくはラッピングなによって閉除し、 更に該裏面にダイボンド用接着癖を形成し(食民 **可良を形成することもある)、次いではダイボン** ド用接着層の表面に第二の片面粘着シートを貼着 するとともに該第一の片面粘着シートを該ウエハ 表面から刺雉し、更に該第二の片面む着シートを 民張させて 該ウエハの各チップ 部分を互いに 虹周 させるようにしたものである。 この発明の方法 においては、ウエハが比较的厚い時にチップ分割 用講切りが行われ、ウェハ表面にラッピングやラ ッピング技の加工を行う時には聴ウェハが第一の 片面粘着シートによって複独されているためウェ ハに亀裂や割れが入る恐れがなく、また、ラッピ ング面にダイボンド用接着剤を協布し半硬化のダ

特開昭61-112345(3)

イボンド用接着顔を形成したときは、分割扱の各 チェブの製面には所定厚さのダイボンド用接着顔 が形成されているので次のダイボンディング工程 においてダイボンド用接着剤がチェブ表面に違い 上がることなくボンディングを行うことができ、 その結果、従来の製造方法における前記問題点が 解決される。

[発明の実施例]

以下に添付図面の第1回(A)乃至(E)を報照して本発明方法の一変施例について説明する。

本発明の方法の実施するには、まず第一工程として第1図(A)に示すように素子形成を終了した厚さ(00 μ)の半導体ウェハ1の素子形成面に公知の方法で収録に併目状に深さ140 μ m の関
1 a) を切り込んで抜ウェハをハーフカット状態又は全カットに近い状態にする。

次に第二工程として該半導体ウェハ1の素子形成面(両切り面)に(再1図(B)に示すように新一の片面もなシート2を貼りつける。 なお、全カット状態に講形成をするときは調形成前に第一

のでもある性のものでもよいが、 便者はチップ 裏面 から 和極を 取り出す形式のデバイス を製造する 時に使用するとよい)。

の片面粘密シート2を貼るのがよい。 ついで選 三工程として片面粘密シート2を貼むした半導体 ウェハ1の裏面をダイヤモンドホイール3等で全 面にわたって研解し、ウェハが所定の(50 μ) の 厚さになるまで閉除する。 この研研団の場合に はチップは分娩されていないが、分類できる厚さ まで研解してもよい。

チップ美面に高周波素子にとって必要な金属類 限などを無着法によって形成する場合には、ウエ ハを第一の片面監督シートで補強した状態で蓋替

w) _

おおシート5上から各チップ1A~1Eをピック アップしてダイボンディングを行うが、各チップ の下面には予め半硬化されたダイボンド用後着型 4 が形成されているので 直ちにダイボンデ 面のダイ を行うことができ、しかも、各チップ下面のダイ ボンド用 彼着圏 4 の厚さは予め 厳密に 関切されて いるため、ダイボンディング時に接着関の違い上 がりが生ずることはない。

なお、第一及び第二の片面貼着シートの代わりに接着力の異なる平坦で到離性のよい遠腹を使用してもよく、またウェハ裏面の削除加工としてダイヤモンドホイールによる関閉ばかりでなく、ラッピングもしくは
グミカルエッチング
の方法を

【発明の効果】

は上に説明したように、本発明の方法では、半 等体ウェハの裏面削離加工に先立って業子形成面 に所定の課さの偶を形成し所望により第一の片面

特開昭61-112345(4)

窓 智シート を貼りつけては 強を行うため、 譲りエハの 界面 閉除加工時に 半導体 ウェハに 血管を生じる われがなく、 その結 足、 大口 径且つ 和内の半導体 ウェハの ダイシング も 該 ウェハに 資品を与えることなく行うことができる。

また、本発明方法では、ダイシング工程すなわち ウエハ分 割工程においてダイボンド用 後着 暦 を形成し、かつダイボンド 用 接着 間の 原さを 報 密に 副 即するのに 好 過で あり、 従って ダイボンディング 用 接着 別が チップ 上 面に 遣い上 がってくる 急れがなく、 ダイボンディング 不良に 基因 する 歩 留り低下 を生ずる & れがない。

任って、本発明の方法によれば、非常に大口径 且つ時内のシリコン半導体ウエハや輪いGaAs ウエハから信頼性の高い半導体装置を高い製造歩 留りで製造することができ、本発明の方法はこれ らの半導体ウエハを使用する半導体装置のための 足を化技術として寄与するものである。

4. 図面の簡単な説明

第1回の(八)乃至(E)は本発明方法の工程

大型人 共衰法 人國共 大型大

.

第 1 図



